[VHDL] Comment génerer un signal retardé ?

Fermé
cemninho - 30 mai 2008 à 13:47
 MISTRAL - 23 juin 2008 à 16:24
Bonjour,

Je travaille actuellement avec Quartus pour la programmation d'un CPLD. Il faudrait que je puisse génerer une copie du signal d'horloge, mais décalée de 1us. Quelqu'un connaiterait-il un moyen d'y arriver ?
Merci
A voir également:

1 réponse

slt tu peux faire un petit bloc avec un compteur de cycle d'horloge tu choisis ton horloge une 50 MHZ fera l'affaire, ou bien tu peux utiliser un délai inertiel

x <= 3 after 2 ns
ou selon ton cas un délai de transport

x <= transport X after 2 ns;
0

Discussions similaires