[VHDL] Comment génerer un signal retardé ?

cemninho -  
 MISTRAL -
Bonjour,

Je travaille actuellement avec Quartus pour la programmation d'un CPLD. Il faudrait que je puisse génerer une copie du signal d'horloge, mais décalée de 1us. Quelqu'un connaiterait-il un moyen d'y arriver ?
Merci
Configuration: Windows XP
Firefox 2.0.0.14

1 réponse

  1. MISTRAL
     
    slt tu peux faire un petit bloc avec un compteur de cycle d'horloge tu choisis ton horloge une 50 MHZ fera l'affaire, ou bien tu peux utiliser un délai inertiel

    x <= 3 after 2 ns
    ou selon ton cas un délai de transport

    x <= transport X after 2 ns;
    0

Discussions similaires

"Signal faible ou inexistant" TV SAMSUNG
Camille -
BABETH -

44 réponses
Check signal cable ?
lud59 -
PhoenixDrole33 -

11 réponses
Ecran BenQ "Input signal out of range"
marlene -
usman000 -

14 réponses
décodeur Fransat bloqué
anne59 -
jeff06 -

68 réponses
Signal 83 qualite 0
Gaellejnr -
SATFREAK -

7 réponses