Installation carte graphique

Bonjour,

Je viens d'acheter une carte graphique : XFX GeForce 7300 GT 256Mo DDR2 -PCI-E dvi TV SLI read

Le problème, c'est que je ne parviens pas à l'installer sur mon PC, j'ai l'impression que la prise AGP ne correspond pas, et les prises PCI n'ont pas l'air adéquates non plus, est-ce que quelqu'un peut m'éclairer, me dire si je peux installer cette carte ou s'il faut que j'en achète une autre, et laquelle ??

Je vous donne les caractéristiques de ma carte mère si ça peut vous aider :

Quasar2 (MS6786) KM400A ver 2.0

Facteur de forme : Facteur de forme µATX 24,4 cm x 22,4 cm
Prise en charge de l'UC
Interface de connexion -A (Socket 462) pour processeurs AMD PGA Athlon à 3200 MHz et plus.
Vitesse de bus d'hôte 133/166 & 200 MHz (utilise un double taux d'horloge pour obtenir 266, 333 & 400 MHz FSB)
Mémoire système
Deux interfaces de connexion DDR SDRAM DIMM à 184 broches
Prise en charge de DIMM à un ou double côté (DDR 266, DDR333 et DDR400)
Prise en charge de jusqu'à 2 Go de mémoire système
Puce KM400A : Contrôleur système VT8378 et puce VT8235 V-Link south bridge consistant en

SMA North Bridge hautes performances : Accélérateur graphique et VIA Apollo KT400 intégré en une seule puce
Contrôleur mémoire avancé 64-bit prenant en charge la DDR333, 266 et 200 SDRAM
Bus externe AGP 8x (des broches peuvent être utilisées pour un écran plat et des interfaces de moniteurs à écran plat)
La puce V-Link south bridge inclut UltraDMA-133/100/66/33 EIDE, 6 Ports USB 2.0, un lien AC97 /MC97 (pour la prise en charge audio et modem), LPC, SMBus, Gestion d'énergie et des interfaces clavier et souris PS2 plus RTC / CMOS sur la puce
2,5V Core et tolère 3,3V/5V mélangé et GTL+E/S
Boîtier 35 x 35 m HSBGA (Ball Grid Array with Heat Spreader) à 552 billes
Interface hautes performances Athlon CPU
Prend en charge les processeurs Socket A (Socket462) AMD Athlon
Émetteur-récepteur à niveaux de signaux logiques à haute vitesse HSTL-like 1,5V
Prise en charge des interfaces d'adresses, de données et de surveillance indépendantes
Transfert DDR (Double Data Rate) 200/166/133 MHz sur les adresses et les bus de données Athlon CPU
Circuits PLL (Phase Lock Loop) intégrés pour un contrôle optimal de déviation dans et entre les régions de taux d'horloge
File de commande à quatre entrées pour permettre un débit d'UC maximum
File de sondage à quatre entrées pour stocker les sondes du système au processeur
File de contrôle et de données système processeurs à vingt-quatre entrées pour stocker les commandes de contrôle de données système dans deux différents tampons de lecture et écriture pour le mouvement de données entrant et sortant de l'interface du processeur
Prend en charge les cycles WC (Write Combining)
Prise en charge du mode Veille
Interruption de gestion système, remappage mémoire et mécanisme STPCLK
Contrôleur d'hôte V-Link 8-bit à large bande passante 533 Mo/Sec
Prend en charge l'interface d'hôte V-Link 66 MHz avec une bande passante totale de 533 Mo/s
Fonctionne en modes 2x, 4x et 8x
Commandes bidirectionnelles simultanées avec des commandes/signaux d'échantillonnage séparées
Transaction Demande/Partage de données
File de transaction restante configurable pour accès Client Hôte à V-Link
Prend en charge les transactions Différer/Réponse différée
L'assurance de transaction pour l'accès V-Link Hôte à client élimine les cycles de nouveaux essais V-Link Hôte à Client
Protocole de transaction intelligent V-Link pour éliminer l'état d'attente des données/la latence de transfert de poussée
Toutes les transactions V-Link pour l'Hôte et Client ont une vue cohérente de la profondeur de données de transaction et de la taille du tampon pour éviter un dépassement
Arbitrage V-Link très efficace avec un temps système minime
Toutes les transactions V-Link ont une longueur de cycle prévisible avec une durée de donnée/commande connue
Contrôleur complet Accelerated Graphics Port (AGP)
Prend en charge les modes de transfert 533 MHz 8x, 266 MHz 4x et 266 MHz 2x pour les signaux AD et SBA
Compatible AGP v3.0 avec mode de transfert 8x
Pseudo-synchrone avec le bus d'UC hôte avec un contrôle de déviation optimal
Prend en charge le mode SideBand Addressing (SBA) (adresse/données non-multiplexée)
La transaction AGP divisée en pipeline à rafales longues transfère jusqu'à 1Go/sec
File de demande de lecture de huit niveaux
File de demande d'écriture postée de quatre niveaux
FIFO de lecture de données de trente-deux niveaux (quadwords) (256 bytes)
FIFO d'écriture de données de seize niveaux (quadwords) (128 bytes)
Recommande de demande intelligente pour une utilisation maximum du bus AGP
Prend en charge des commandes Flush/Fence
Tableau de translation d'adresse des graphiques (GART)
Structure TLB à un niveau
Tableau à pages de seize entrées totalement associatives
Schéma de remplacement LRU
Contrôle de recherche GART indépendant pour l'accès hôte/AGP/PCI Principal
Windows 95 OSR-2 VXD et prise en charge de pilote de périphérique de miniport Windows 98 /Windows 2000 intégrée
Prise en charge de l'Advanced System Power Management
Extinction des SDRAM (CKE)
Plan d'énergie de suspension VTT préserve les données de la mémoire
Suspendre à la DRAM et extinction autorafraîchissante
Plage d'E/S à fuites basses
Compatible ACPI 1.0B et PCI Bus Power Management 1.1
Contrôleur avancé à hautes performances DDR DRAM
Prend en charge la DDR SDRAM DDR333, DDR266 et DDR200 (PC2700, PC2100 et PC1600)
L'interface DRAM est synchrone avec l'UC de l'hôte (200/166/133 MHz) pour une configuration plus flexible
L'interface DRAM peut être plus rapide ou plus lente que l'UC de 33 MHz (pseudo-synchrone avec une horloge FSB de 166/133 MHz)
Accès UC, AGP et V-Link simultané
Contrôle Clock Enable (CKE) pour la réduction énergétique DRAM dans les systèmes de vitesse
Permet l'utilisation de modules de mémoire enregistrés ou non munis d'un tampon
Prend en charge 6 bancs de DRAM jusqu'à 3 Go pour les modules enregistrés (4 bancs jusqu'à 2Go pour les modules non munis d'un tampon) ? Modules DRAM 1M / 2M / 4M / 8M / 16M / 32M / 64M /128M x 8 / 16 / 32 mélangés
Adresses en colonnes et rangées flexibles. Largeur de données de 64 bits uniquement
Interface 2,5 V SSTL-2 DRAM
Capacité de lecteur d'E/S programmable pour MA, MD et signaux de commande
Entrelacement à deux bancs pour la prise en charge des DRAM 16 Mbit
Prise en charge de quatre bancs entrelacés de DRAM 64 Mo, 128 Mo, 256 Mo, 512 Mo et 1Go
Prend en charge l'entrelacement maximum de 16 bancs (p. ex.16 pages ouvertes simultanément) ; les bancs sont alloués sur base du LRU
Planification de commande DRAM transparente pour une utilisation maximum du bus DRAM (p.ex. préchargement d'autres bancs pendant l'accès au banc actuel)
Quatre lignes de cache (16 quadwords) de l'UC aux tampons d'écriture DRAM
Quatre lignes de cache de l'UC aux tampons de prélecture DRAM
Lecture autour de la capacité d'écriture pour une lecture UC non bloquée
Lecture DRAM spéculative avant le résultat de surveillance
Opération de lecture et d'écriture en rafale
Longueur en rafale de 4 et 8
Prend en charge CL 2/2.5 et 1T par commande
Taux de commande 1T et 2T qui peuvent être spécifiés banc par banc
Rafraîchissement DRAM découplé et en rafale avec un timing RAS échelonné (CAS avant RAS ou autorafraîchissement)
Accélérateur Graphique/Vidéo intégré
Architecture de mémoire partagée (SMA) optimisée
Mémoire d'image de 8/16/32/64 Mo à l'aide de mémoire système
Performances AGP 8x Internes
Chemins de données 128-bit séparés entre le pont nord et le coeur graphique pour le débit de pixels et l'accès aux textures/commandes
Le moteur graphique monte à 133 MHz découplé de l'horloge de la mémoire
Lecture de DVD vidéo de haute qualité
Contrôleur VGA interne matériel à lutin en vraies couleurs/hautes couleurs pour l'implémentation matérielle du curseur
Moteur graphique 128-bit 2D
Moteur graphique 128-bit 3D
Moteur de configuration de triangle à virgule flottante
Moteur de configuration 3M triangles/seconde
Débit de remplissage trilinéaire de 133M pixels/seconde
Prise en charge extensive de l'affichage
Interface d'affichage cathodique à RAMDAC 24-bit en vraie couleur jusqu'à un taux de pixels 250 MHz avec une capacité de correction gamma
Interface TFT pour écran plat directe jusqu'à une largeur de données de 24-bit prenant en charge les écrans TFT 18, 24, 18+18 et 24+24 ou encodeurs LVDS
Interface 12-bit compatible DVI 1.0 pour lecteur de moniteur à écran plat à l'aide d'encodeurs externes TMDS
Interface pour une Encodeur TV externe pour un affichage TV NTSC ou PAL
Prise en charge de résolutions cathodiques allant jusqu'à 1920x1440 et des résolutions d'écran plat allant jusqu'à 1600x1200
Séquençage d'alimentation automatique de l'écran et extinction cathodique VESA DPMS
Capacité de double vision où les moniteurs à tube cathodique et à écran plat peuvent avoir une résolution et un taux de rafraîchissement différents
Générateur de voltage à référence intégré et des circuits sensibles de moniteur
I 2 C SerialBus et DDC Monitor Communications pour une configuration Plug & Play des écrans à tube cathodique
Prise en charge Vidéo
Échelle de haute qualité (haut et bas) pour la mise à l'échelle horizontale et verticale (interpolation linéaire pour l'horizontal et le vertical dans la mise à l'échelle croissante et filtrage pour la mise à l'échelle décroissante pour l'horizontal et le vertical)
Conversion de l'espace de couleur
Amélioration des couleurs (contraste, teinte, saturation, brillance et correction gamma)
Prise en charge des clés de couleur et chroma
Mélange matériel de sous-images
Bob /mode désentrelacé de tissage et désentrelacement avancé pour améliorer la qualité vidéo
Capacité de sortie TV en PAL/NTSC à l'aide d'un encodeur TV externe
Décoder vidéo MPEG-2/1
Compensation de mouvement pour la lecture de DVD à pleine vitesse
Fonctionnalités d'accélération 2D matérielle
Fonctions BitBLT (bit block transfer)
Fonction texte
Fonction de dessin de ligne Bresenha/ligne de style
Fonctionnement ROP 3, 256
Extension de couleur
Clés de couleur source et destination
Mode de transparence
Découpage de fenêtre
Accélération des modes 8, 15/16 et 32 bpp
Fonctionnalités d'accélération 3D matérielle
Compatible Microsoft DirectX 7.0 et 8.0
Pilote de périphérique OpenGL disponible
Moteur de configuration à virgule flottante
Taux de triangle allant jusqu'à 3 millions de triangles par seconde et le taux de pixel jusqu'à 133 millions de pixels par seconde pour 2 textures, test de profondeur et mélange alpha
Suppression matérielle d'éléments indésirables de face arrière
Prise en charge de 16-bit,32-bit Z test et 24+8 Z+ Stencil test
Prise en charge Z-Bias
Prise en charge des test de pointillé, test de motif de ligne, test de transparence de texture, test alpha
Prise en charge de l'anticrénelage des arêtes
Deux textures par passage
Format de Texture Incroyable : 16 / 32 BPP ARGB, Luminance 1 / 2 / 4 / 8 BPP , Intensité 1 / 2 / 4 / 8 BPP , Palletisé 1 / 2 / 4 / 8 BPP (ARGB), Format YUV 422 / 420 format
Tailles des textures allant jusqu'à 2048 x 2048
Modes de filtrage des textures de haute qualité : Approché, Linéaire, Bilinéaire, Trilinéaire, Anisotropique
Prise en charge LOD-Bias
Brouillard de sommet et tableau de brouillard
Lumière spéculaire
Mélange alpha
Tramage de haute qualité
Prise en charge ROP2
Format Interne complet 32-bit ARGB pour un rendu de haute qualité
Balance système pour obtenir de hautes performances
Puce VT8235

V-LINK 16 Bits pour transfert de données north bridge à large bande passante
Serial ATA à double canal/contrôleur RAID,
Contrôleur UltraDMA-133 / 100 / 66 / 33 Master Mode EIDE
Fast Ethernet intégré et huit ports USB 2.0
Contrôleur Direct Sound AC97 audio, clavier/souris
RTC, LPC, SMBUS, Serial IRQ, Plug & play, ACPI
Compatible avec la Gestion de l'alimentation améliorée PC2001
Contrôleur de client V-link 8-bit à large bande passante 533 Mo/S
Prend en charge l'interface de client V-Link 66 MHz avec une bande passante totale de 1066 Mo/sec
V-Link fonctionne en modes 2x, 4x et 8x et en 16-bit ou 8-bit (pour la rétrocompatibilité)
Commandes bidirectionnelles simultanées avec des commandes/signaux d'échantillonnage séparés
Transaction Demande/Partage de données
File de transaction restante configurable pour accès Client V-Link
Essai de nouveau Client automatique pour éliminer les cycles d'essais Hôte-Client V-Link
Protocole de transaction intelligent V-Link pour éliminer l'état d'attente des données/la latence de transfert de poussée ; toutes les transactions V-Link
pour l'Hôte et Client ont une vue cohérente de la profondeur de données de transaction et de la taille du tampon pour éviter un dépassement
Arbitrage V-Link très efficace avec un temps système minimum ; toutes les transactions V-Link ont une longueur de cycle prévisible
avec une durée de Commande/Données connue
Capacité de connexion/reconnexion automatique et arrêt dynamique pour une consommation d'énergie minimale
Vérification de parité pour assurer des transferts de données corrects
Contrôleurs de périphérique intégré
Contrôleur à double canal UltraDMA-133 / 100 / 66 / 33 Master Mode EIDE,
Contrôleur intégré Fast Ethernet avec une capacité de 1 / 10 / 100 Mbit
Contrôleur intégré USB 2.0 avec quatre concentrateurs racines et huit ports de fonction
Interface AC-link pour les codecs audio et les codecs modem AC-97
Prise en charge du modem HSP
Contrôleur audionumérique intégré compatible DirectSound
Interface LPC pour interfaces à faible décompte de broches à Super-I/O ou ROM
Fonctions héritées intégrées
Contrôleur de clavier intégré à prise en charge des souris PS2
Horloge en temps réel de style DS12885Real avec une RAM CMOS étendue de 256 bytes et une alarme Jour/Mois pour ACPI
DMA intégré, temporisateur contrôle d'interruption
IRQ série pour les applications connectives ou non connectives
Réinitialisation rapide et opération Gate A20
Contrôleur UltraDMA-133 / 100 / 66 / 33 Master Mode EIDE (Parallel ATA)
Contrôleur de disque dur en mode maître à deux canaux prenant en charge quatre périphériques IDE amélioré
Taux de transfert allant jusqu'à 133MB/sec pour couvrir le mode 4 PIO, lecteurs DMA mode 2 multimot et interface UltraDMA-133
Fiabilité augmentée à l'aide des protocoles de transfert UltraDMA-133/100/66
Trente-deux (doubles mots) niveaux de tampons de prélecture et d'écriture
Moteur double DMA pour opération simultanée sur deux canaux
interface de programmation du bus maître pour SFF-8038i rev.1.0 et compatible Windows-95
Capacité de ventilation-regroupement complète
Prise en charge des périphériques compatibles ATAPI y compris les périphériques DVD
Prise en charge du PCI natif et des modes de compatibilité ATA
Prise en charge complète de pilote de périphérique logiciel
Contrôleur Fast Ethernet
Interface PCI Principal à hautes performances à capacité de ventilation-regroupement et de rafale
Interface MII standard vers un récepteur PHY externe
Fonctionnement en bidirectionnel simultané et à l'alternat à 1/10/100 MHz
FIFO indépendants à 2K byte pour la réception et la transmission
Algorithme EEPROM flexible dynamiquement chargeable
Filtrage d'adresse physique, diffusion générale et multidiffusion à l'aide d'une fonction de hachage
Filtrage réseau par adresse et paquet magique
Extinction contrôlable par logiciel
Contrôleur Universal Serial Bus
Compatible USB v2.0 et Interface de contrôleur d'hôte améliorée (EHCI) v1.0
Compatible USB v1.1 et Interface de contrôleur d'hôte universelle (EHCI) v1.1
FIFO donnée à dix-huit niveaux (doubles mots) à capacité de ventilation et regroupement complète
Quatre concentrateurs racine et huit ports de fonction
Émetteurs-récepteurs de couche physique intégrés à état de détection de surintensité facultatif sur les entrées USB
Prise en charge héritée de claviers et souris PS/2
Contrôleur audio numérique Direct Sound Ready AC97
Accès AC-Link à 4 codecs (AC97 + AMC97 + MC97)
Audio multicanal
DMA de ventilation-regroupement de bus maître
Canaux dédiés prenant en charge la lecture et l'écriture simultanées pour la lecture et l'enregistrement stéréo
Canaux dédiés prenant en charge la lecture et l'écriture simultanées pour la réception et transmission par modem
1 canal stéréo DirectSound avec source/contrôle du volume/mixeur
1 canal de lecture PCM FM / SPDIF partagé
1 canal dédié prenant en charge l'audio multi-voix
Des tampons de ligne 32-byte pour chaque canal SGD
Prise en charge du format de données PCM programmable 8bit/16bit mono/stéréo
Compatible AC97 2.1
Interface de bus de gestion de système
Interface hôte pour communications processeurs
Interface esclave pour maîtres SMBus externes
Contrôleur simultané PCI Bus
Fonctionnement 33 MHz
Prend en charge jusqu'à six PCI Principaux
Simultanéité de pair
Transactions simultanées de PCI Principaux multiples ; c.-à-d. permet aux PCI Principaux des deux bus PCI d'être actifs en même temps
PCI Principal à état d'attente zéro et taux de transfert esclave en rafale
Transmission de données en continu de PCI à la mémoire système jusqu'à 132 Mo/sec (transfert de données north bridge via V-Link à haute vitesse)
Surveillance à l'avance et filtrage de PCI Principal
Huit DW de tampons d'écriture postés UC à PCI
Fusion d'octets dans les tampons d'écriture pour réduire le nombre de cycles PCI et pour créer des fonctionnalités de rafale PCI additionnelles
Optimisation de commande PCI améliorée (MRL, MRM, MWI, etc.)
Quatre lignes de tampon d'écriture posté des PCI Principaux à DRAM
Seize niveaux (doubles mots) de tampons de prélecture de DRAM pour l'accès par les PCI Principaux
Retard de la transaction depuis le PCI Principal accédant à la DRAM
Temporisateur de transaction pour l'arbitrage convenable entre PCI Principaux (granularité d'horloges PCI)
Arbitrage symétrique entre bus hôte/PCI pour des performances système optimisées
Interruptions PCI guidables complètes
Interface PCI compatible PCI-2.2, 32 bit 3.3V à entrées tolérantes de 5V
Gestion d'énergie mobile sophistiquée compatible PC2001
Prend en charge l'ACPI (Interface énergie et configuration avancée) et la gestion d'énergie héritée (APM)
Compatible ACPI v2.0 et APM v1.2
Étranglement de l'horloge de l'UC et contrôle d'arrêt de l'horloge pour la prise en charge complète de l'état ACPI C0 à C3
Fonctionnement de l'horloge du bus PCI, contrôle du Power Management Enable (PME) et contrôle d'arrêt du générateur de l'horloge PCI/UC
Prend en charge plusieurs types d'arrêt de systèmes de suspension : allumage se suspend avec les options de réinitialisation de bus UC/PCI,
suspendre sur la DRAM et suspendre sur disque (soft-off), tous avec un réveil automatique de matériel
Contrôles de plan d'énergie de suspension multiples et indicateurs d'état de suspension
Un temporisateur au repos, un temporisateur périphérique, un temporisateur à usage général plus un temporisateur compatible ACPI 24/32-bit
Modes normal, somme, veille, suspendre et conserver
Contrôle d'énergie de périphériques globaux et locaux
Contrôle continu d'événements système avec deux classes événement
Différenciation d'interruption primaire et secondaire pour canaux individuels
Broches d'entrée dédiées pour les boutons de mise sous tension et de veille, l'indicateur externe de sonnerie de modem et l'ouverture/fermeture du couvercle du portable pour
le réveil du système
32 ports d'entrée à usage général et 32 ports de sortie
Sources SMI interne et externe pour modèles de gestion d'énergie flexibles
Horloge en temps réel (RTC) intégrée améliorée avec une alarme de date, alarme mensuelle et champ siècle
Alarme thermique sur les circuits senseurs de température externes
Contrôle fuites de plage d'E/S
Contrôleur Plug & play
Interruptions PCI guidables vers un canal d'interruption quelconque
Interruptions guidables pour les contrôleurs intégrés de périphériques : USB, disquettes, série, parallèle et audio
Compatible Microsoft Windows XP TM, Windows NT TM, Windows 2000 TM, Windows 98 TM et BIOS prêt-à-tourner
Fonctionnalité d'essai de balayage de broche d'arbre NAND intégrée
0,22 µm, 2,5 V, processus CMOS à faible énergie
Puce unique 27 x 27 mm, pas de balle 1,0 mm , BGA à 539 broches
Contrôleur E/S : Contrôleur E/S WINBOND W83697HF aux fonctionnalités suivantes
Contrôleur clavier et souris PS/2
Contrôleur de disquette prenant en charge un lecteur de disquettes à 360 Ko, 720 Ko, 1,2 Mo et 1,44 Mo
2 ports série, tous deux compatibles 16C550 Fast UART.
1 port parallèle prenant en charge les modes SPP (Standard parallel Port), EPP (Enhanced Parallel Port), ECP (Extended Capabilities Port)
1 contrôleur de ventilateur
Puce audio : Sous-système audio pour le processus AC'97 à l'aide des codecs Realtek ALC655.
Audio DirectSound AC'97 2.2
Entrées et sorties : Entrées stéréo d'entrée ligne, de CD audio, d'auxiliaire, entrées mono pour le microphone
Fonctionnalités du mixeur : Mixeur avec stéréo pour la ligne, CD audio, auxiliaire, synthétiseur de musique, audio numérique (fichiers wave) et mono pour microphone et haut-parleur
Fonctionnalités : Amélioration stéréo 3D pour la pseudo-quadriphonie (surround), Prise en charge de la Gestion d'énergie
Entrée Microphone stéréo avec un préamplificateur intégré pour permettre un ensemble de micros à deux canaux


MERCI D'AVANCE POUR VOTRE AIDE!!!

cali