Tableau VHDL
marcel75200
Messages postés
1
Statut
Membre
-
russell14 Messages postés 4 Statut Membre -
russell14 Messages postés 4 Statut Membre -
Bonjour!
Je dois recevoir 2 octets sur un mach4A5.
chacun des octet contient 2 informations chacune de 4 bits et j'aimerais les séparer, pour cela j'ai pensé que je devais faire un tableau en VHDL, mais je ne comprend pas comment faire.
Comment pourrais je faire ? quel structure il faut?
Merci
Je dois recevoir 2 octets sur un mach4A5.
chacun des octet contient 2 informations chacune de 4 bits et j'aimerais les séparer, pour cela j'ai pensé que je devais faire un tableau en VHDL, mais je ne comprend pas comment faire.
Comment pourrais je faire ? quel structure il faut?
Merci
A voir également:
- Tableau VHDL
- Tableau word - Guide
- Trier un tableau excel - Guide
- Tableau ascii - Guide
- Imprimer un tableau excel - Guide
- Tableau croisé dynamique - Guide
1 réponse
slt, je dois faire un tableau en VHDL capable d'accepter X valeurs. Le probléme c que c trop dur car il faut utiliser l'expression WRITE pour créer un fichier. Le probleme est que ce fichier apres simulation n 'apparait pas et je ne sais pas ou le trouver. Voici un début de programme et donne moi ton avis sur la maniere de s'y prendre. bonne chance,bon courage.
LIBRARY ieee ;
use std.textio.all;
USE ieee.std_logic_1164.all ;
LIBRARY std;
ENTITY table5 IS
PORT ( init: IN STD_LOGIC;
acquit: OUT STD_LOGIC );
END table5 ;
ARCHITECTURE testTableau OF table5 IS
BEGIN
PROCESS (init)
file tableau : text;
variable pixel_1 : line;
variable pixel_2 : line;
BEGIN
file_open (tableau,"d:\russell\tableau.txt",write_mode);
write(pixel_1, string'("writing from tableau.txt"));
writeline(tableau, pixel_1);
write( pixel_1,string'("output from tableau.txt.vhdl"));
write(pixel_2, string'("writing from tableau.txt"));
writeline(tableau, pixel_2);
write( pixel_2,string'("output from tableau.txt.vhdl"));
acquit <= not init;
END PROCESS;
END testTableau;
LIBRARY ieee ;
use std.textio.all;
USE ieee.std_logic_1164.all ;
LIBRARY std;
ENTITY table5 IS
PORT ( init: IN STD_LOGIC;
acquit: OUT STD_LOGIC );
END table5 ;
ARCHITECTURE testTableau OF table5 IS
BEGIN
PROCESS (init)
file tableau : text;
variable pixel_1 : line;
variable pixel_2 : line;
BEGIN
file_open (tableau,"d:\russell\tableau.txt",write_mode);
write(pixel_1, string'("writing from tableau.txt"));
writeline(tableau, pixel_1);
write( pixel_1,string'("output from tableau.txt.vhdl"));
write(pixel_2, string'("writing from tableau.txt"));
writeline(tableau, pixel_2);
write( pixel_2,string'("output from tableau.txt.vhdl"));
acquit <= not init;
END PROCESS;
END testTableau;
