Comprendre la hierarchie PDH
Résolu
lamine87
Messages postés
3
Date d'inscription
Statut
Membre
Dernière intervention
-
lamine87 Messages postés 3 Date d'inscription Statut Membre Dernière intervention -
lamine87 Messages postés 3 Date d'inscription Statut Membre Dernière intervention -
Bonjour,
Je voudrais comprendre le principe de fonctionnement de la hierarchie PDH. Plus précisément pourquoi dit-on que les trames primaires ( E1) sont non synchronisées et les bits de justification (à quel moment on utilise ces bits de justification et comment on les utilise). Je vous serai tres reconnaissant en m'éclairant sur ces points.
Je voudrais comprendre le principe de fonctionnement de la hierarchie PDH. Plus précisément pourquoi dit-on que les trames primaires ( E1) sont non synchronisées et les bits de justification (à quel moment on utilise ces bits de justification et comment on les utilise). Je vous serai tres reconnaissant en m'éclairant sur ces points.
A voir également:
- Principe de fonctionnement du pdh
- Fonctionnement du protocole http - Guide
- Fonctionnement processeur - Guide
- Notice de fonctionnement - Guide
- Fonctionnement onedrive - Guide
- Fonctionnement time machine - Guide
Peut tu aussi m'aider en me partageant cette réponse??
Principe du multiplexage plésiochrone
? utilisation de mémoire-tampon ("buffer store, elastic store")
? chaque affluent inscrit ses données à son débit Di
? le multiplex lit avec un débit Do
Deux cas sont alors possibles :
- Do > Di : (lecture > écriture) : manque d'information à lire (ou relecture d'une info déjà lue)
- Do < Di : (lecture < écriture) : à un certain moment la mémoire est remplie, n'est pas lue à temps et est écrasée et donc perte d'info.
Comme solution la PDH propose : la justification ou bourrage : on insère régulièrement des bits non-significatifs dans le plus rapide des deux débits. Si Do > Di (cas habituel dans la hiérarchie PDH), on parle de justification positive.
Pour garder l'intégrité des données, il faut déterminer si ces bits sont présents ou non dans la trame.
Ainsi, avec cette justification positive, les 4 affluents asynchrones sont synchronisés par rapport au débit du multiplex de sortie. Après synchronisation, on obtient donc 4 signaux synchrones.