Question technique sur les CPU.
klaodio81
Messages postés
294
Statut
Membre
-
klaodio81 Messages postés 294 Statut Membre -
klaodio81 Messages postés 294 Statut Membre -
Bonjour,
un chipset 61/67 integre des controleurs de bus memoire ddr3 et de bus pci-e.
les intel core i3/5/7 aussi.
donc dans une config avec les deux puce h61+i5 par exemple, on aura un "dedoublement"
de ces controleurs de bus?
comment tous ca va fonctionner, par exemple le cpu va-t-il communiquer avec sa ram
avec son propre controleur inregré ou va-t-il plutot utiliser celle du chipset?
merci d'avance pour vos réponses.
un chipset 61/67 integre des controleurs de bus memoire ddr3 et de bus pci-e.
les intel core i3/5/7 aussi.
donc dans une config avec les deux puce h61+i5 par exemple, on aura un "dedoublement"
de ces controleurs de bus?
comment tous ca va fonctionner, par exemple le cpu va-t-il communiquer avec sa ram
avec son propre controleur inregré ou va-t-il plutot utiliser celle du chipset?
merci d'avance pour vos réponses.
A voir également:
- Question technique sur les CPU.
- Temperature cpu - Guide
- Cpu burner - Télécharger - Optimisation
- Stress cpu - Télécharger - Informations & Diagnostic
- Cpu z - Télécharger - Informations & Diagnostic
- Logiciel dessin technique gratuit - Télécharger - CAO-DAO
5 réponses
Non, il n'y a pas de controlleur DDR3 dans les chipset P67/H67 le controleur mémoire est intégré au CPU depuis l'architecture Nehalem
merci pour ta réponse ,mais arés une petite enquete ;
les P67/H61 integrent des controleurs DDR3 1333mhz et tout le tralala.
les intel sandybridge aussi aussi.
y'a des signaux de commande/communication entre chipset et cpu pour decider si c'est le bus memoire du cpu qui doit etre activé ou celui du chipset.
parceque avant, le cpu passer via le chipset pour communiquer avec la ram;
cpu=== bus FSB===>chipset, puis chipset===bus memoire====>ram .
maintenant c'est non:
cpu===bus meoire====>ram
donc un gain de perf.
les P67/H61 integrent des controleurs DDR3 1333mhz et tout le tralala.
les intel sandybridge aussi aussi.
y'a des signaux de commande/communication entre chipset et cpu pour decider si c'est le bus memoire du cpu qui doit etre activé ou celui du chipset.
parceque avant, le cpu passer via le chipset pour communiquer avec la ram;
cpu=== bus FSB===>chipset, puis chipset===bus memoire====>ram .
maintenant c'est non:
cpu===bus meoire====>ram
donc un gain de perf.
desolé c'est toi qui a raison, les chipset n'ont pas de bus memoire,c'est vrais.
ca c'est en ce qui concerne l'accés à la ram, mais pour ce qui est du pci-e, comment est-ce?
est-ce que c'est le pci-e coté cpu qui est utilisé ou celui du coté chipset?
merci.
ca c'est en ce qui concerne l'accés à la ram, mais pour ce qui est du pci-e, comment est-ce?
est-ce que c'est le pci-e coté cpu qui est utilisé ou celui du coté chipset?
merci.
Le CPU prend en charge le crontroleur de RAM et le PCI Express 16x (et uniquement 16x et pas mes autres), les chipset se voit logiquement retirer ces controlleurs pour ne pas générer de conflits, le chipset gère les ports USB, SATA/RAID, PCI et divers controlleurs
Vous n’avez pas trouvé la réponse que vous recherchez ?
Posez votre question
