Programmation en VHDL

Fermé
dei_capi Messages postés 7 Date d'inscription lundi 23 novembre 2015 Statut Membre Dernière intervention 7 décembre 2015 - 7 déc. 2015 à 22:48
Bonjour,
je cherche une solution a cet exercice...
écrire un programme VHDL modélisant une mémoire RAM ayant 16 mots de 8 bits. la RAM dispose d'un bus de données bidirectionnel a trois états de 8 bits, d'un bus d'adresses de 4 bits, d'une ligne d'écriture et d'une ligne de lecture.
merci,