VHDL

Fermé
meryema92 Messages postés 30 Date d'inscription jeudi 27 décembre 2012 Statut Membre Dernière intervention 11 août 2016 - 17 juin 2013 à 21:27
Bonsoir,
quelqu'un pourra-t-il m'expliquer ce que veut dire ce signe en VHDL:
<=